⑩日本国特許庁(JP)

⑩ 特許出願公開

平2-244755 ⑩ 公 開 特 許 公 報(A)

@Int. CI. 3 H 01 L 27/04 21/82

庁内整理番号 識別配号

@公開 平成2年(1990)9月28日

A

7514-5F

H 01 L 21/82 8526-5F

P 寒査請求 未請求 請求項の数 1 (全3页)

の発明の名称

②符 頭 平1-63662

願 平1(1989)3月17日 20出

@発明 者 谷 胜

神奈川県小田原市国府津2880番地 株式会社日立製作所小

田原工場内

株式会社日立製作所 勿出 顋

LSI

東京都千代田区神田駿河台4丁目6番地

外1名 何代 理 弁理士 小川 勝男

1. 発明の名称

LSI

- 2. 特許請求の範囲
 - 1、 入出力パッファを入出力方向に2重得速とし、 互いに内部回路及び入出力パッドと接続可能な 配置を施し、それぞれとメタル配線で接続する ことにより、論理規模に比して入出力信号の数 が多いLSIをその韓型規模に見合うチップサ イズに小型化、高集積化することを可能にする。 外形回路構造を特徴とするLSI。
- 3. 発明の詳細な説明

(滋菜上の利用分野)

本発明はLSI、特に論ឃ双模に比して入出力 付子の数が多いLSIに関し、それを蘭理規模に 見合うチップサイズに小型化し、高楽硬化し得る よう企図したものである。

【従来の技術】

世来のLSIの外部回路には、入出力パッファ 及び入出力パッドの組をチップ周辺部に1列並び に配図していた。

このため論理規模に比して入出力信号の数が多 い論風図路をLSIとして実験する際は、周囲の 入出力均子の数に見合った、必要以上に広い内部 領域が与えられ、そこには空き領域が多く存在す ることになり、実装密度の低下、及びチップサイ ズの配大化が避けられなかった。

なお、従来のLSI多場子化の公知例は、例え ば、特別昭62-114259号公規に見られる。 これはチップ辺コーナー部分を入出力回路のため に有効利用するという主目のもので、入出力バッ ファセルを回路機能単位にいくつかに分割し、チ ップ辺のコーナー部分に配置した入出力バッファ の機能の一部をチップ辺中央部に置き換えてはい るが、入出力バッファとしての機能が入出力方向 に多重構造を有している訳けではない。

(発明が解決しようとする課題)

上記の如き論理規模に比して入出力熔子の数が 多い論理回路をLSIとして実装する際には、内 郎領域に空き領域が多くなり、突襲密度が低くな

特用年2-244755 (2)

り、チップサイズが入出力縮子の数に見合った火 きさに肥大化してしまうという問題点があった。

本売明は上記の問題点を解決し、倫理規模に比して入出力帽子数の多いLSIをその論項規模に見合ったチップサイズに小型化、高級程化することを目的とする。

(課題を解決するための手段)

上記目的を達成する本発明は、あらかじめ外部 領域に入出力バッファを入出力方向に2 単橋設に し得るように、下地を2 列分配置しておき、また、 内部回路と入出力バッファの配線領域及び入出力 バッファと入出力パッドの配線領域も確保してお

一方、内部回路の外部回路への接続端子も外部 回路の入出力バッファに接続するに選する間隔に 10 組する。

そして回路資理が決まり次第、内部回路にメタル配線を施し、外部回路との接続端子を形成し、 外部回路には入出力バッファを形成し、それぞれ 内部回路網子と入出力バッファ間及び入出力バッ

第1回は入出ガバッファを入出力が向に2列とし、入出力バッドは外側に1列に配置したものである。ここで内側の入出力バッファと入出力パッドはメタル配線により接続する。この配線は内部回路の入出力ペテから外側の入出力バッファへの配線と四級に、若干の仕様の変更をした、従来どうりのプロセス技術で可能である。

ここで、仕様の変更とは外部回路における、入 出力バッファの下地を入出力方向に2列に並べ、 同時に内部回路の入出力闘子と入出力バッファ間 および入出力バッファと入出力パッド間の配線を 実現すべくおこなう。

第2 図は入出力バッファを入出力方向に2 列にし、同様に入出力バッドをも2 列にした構造である。すなわち入出力バッファとボンディングバッドの超の2 列に並べたものである。この場合もプロセス技術は上の例と同様なもので可能であり、内側の入出力パッドから基板への接続に用いられるボンディングワイヤは外側の1 列の上空を通す。

また、砥石上の2列をさらに応用し、入出力バ

ファと入出力パッド間をメタル配線により接続す *

(作用)

外部領域に入出力バッファの下地を2列分配配し、その上下または左右の入出力方向に内部回路と入出力パッファ及び入北カバッファと入出力パッドの配線領域を突けておくことにより、 LSIの入出力バッファの入出力方向の2 収録造及びその内部回路及びボンディングバッドとの配線を可能にする。

また、内部回路の外部同路への接続扇子を外部 回路の入出力バッファの間隔に合わせることで、 両回路間での記線を効み以くできるようにする。

さらに、内部回路にメタル配線を施し、外部回路の入出力パッファを形成し、内部回路の紹子と 入出力パッファおよび入出力パッファと人心力パッドをメタル配線により接続することで完了する。 (学施例)

以下、本発明の実施例を第1. 図及び第2 図により説明する。

ッファを入出力方向に 3 放以上の参承構造とする ことも可能である。

(発明の効果)

以上のように木雅明を応用すれば、論理規模に 比して入出力端子の多いLSI、例えばデータ伝 送用論理LSI等では高級低化をもたらし、チッ プサイズを大幅に小型化することが可能である。

また内部回路では空き領域を減らし、配線を圧 縮できるため、各ネットの配線長に伴う信号の遅 延が吸和されるため、番選化も同時に表現できる。

4. 関面の簡単な説明

第1 別は本発明の一次総例の構成図、 第2 図は他の次施例の構成図である。

1…入出ガバッファ、

2 … 入出力パッド、

3 …メタル配線、

4 … 内部領域、


5 … 外部佩城。

代理人弁理士 小 川 』



5---外部機政

特閒平2-244755 (3)



(19) Japan Patent Office (JP)

(11) Japanese Patent Laid-Open

(12) Japanese Patent Laid-Open (A)

No. 2-244755 (43) Date of publication

of application:

Identification

Symbol

Internal File No.

September 28, 1990

(51) Int.Cl.5 HE OF THE RESERVE HOUSE L. 27/04. A 12-5F 21/82

TO A DECEMBER OF THE PROPERTY OF THE PROPERTY

H 01 L 21/82 P

8526-5F Request for Examination: Unrequested

Number of Claims: 1

(3 pages in all)

(54) Title of the invention: LSI

(21) Application No. 1-63662

(22) Date of filing: March 17, 1989

(72) Inventor: Tsuyoshi Shibuya

c/o Odawara plant, Hitachi, Ltd.,

2880, Kouzu, Odawara-shi, Kanagawa

(71) Applicant: Hitachi, Ltd.

6. Surugadai 4-chome, Kanda, Chiyoda-ku,

Tokyo

(74) Agent: Patent Attorney, Katsuo Ogawa and one other person

Specification

Title of the Invention:

LSI

Claim for the Patent:

1. An LSI, characterized by external circuit structure of making it possible to miniaturize and highly integrate the LSI, having many input/output signals in comparison with a logic scale, into chip size corresponding to the logic scale by making input/output buffers into double structure in an input/output direction, giving arrangement of making them connectable with internal circuits and input/output pads mutually, and connecting them with each other with metal wiring.

3. Detailed Description of the Invention:

[Industrial Application Field]

The present invention relates to an LSI, and in particular, to an LSI having many input/output signals in comparison with a logic scale, and aims at being able to miniaturize and highly integrate it into chip size corresponding to the logic scale.

[Conventional Art]

In external circuits of a conventional LSI, pairs of an input/output buffer and an input/output pad were arranged in one-row alignment in a chip periphery.

For this reason, when a logic circuit having many input/output signals in comparison with a logic scale was implemented as an LSI, an internal area larger than necessity was given according to the number of surrounding input/output terminals, many free areas existed there, and hence, it was not possible to avoid decrease of packaging density and hypertrophy of chip size.

In addition, a well-known example of making a conventional LSI have multiple terminals can be seen in Japanese Patent Laid-Open No. 62-114259, for example. This has purport of using corner portions of chip sides effectively for input/output circuits, input/output buffer cells are divided into several pieces per circuit function, a part of functions of the input/output buffers arranged in the corner portions of the chip sides is replaced with those of center portions of the chip sides, but functions as the input/output buffers never have multiple structure in input/output directions.

[Problems to be Solved by the Invention]

When such a logic circuit that is mentioned above and had many input/output terminals in comparison with a logic scale was implemented

as an LSI, there was a problem that free areas increase in an internal area, packaging density becomes low, and chip size is enlarged in size corresponding to the number of input/output terminals.

The present invention aims at solving the above problem, and miniaturizing and highly integrating an LSI, having the large number of input/output terminals in comparison with a logic scale, into chip size corresponding to the logic scale.

[Means for Solving the Problems]

The present invention achieving the above-described object arranges a foundation by two rows so as to be able to make input/output buffers into double structure in input/output directions beforehand in external areas, and secures wiring areas of internal circuits and input/output buffers, and wiring areas of the input/output buffers and input/output pads.

On the other hand, also connecting terminals of the internal circuits to the external circuits are installed in intervals suitable for connecting to the input/output buffers of the external circuits.

Then, upon circuit logic being determined, metal wiring is given to the internal circuits, connecting terminals with the external circuits are formed, the input/output buffers are formed in the external circuits, and internal circuit terminals and the input/output buffers, and the input/output buffers and input/output pads are connected with metal wiring, respectively.

[Operation]

It enables double structure of input/output buffers of an LSI in input/output directions and wiring with their internal circuits and bonding pads by arranging a foundation of the input/output buffers by two rows in external areas, and emptying the wiring areas of internal

circuits and input/output buffers, and the input/output buffers and input/output pads in their up and down or left and right input/output directions.

In addition, it makes wiring between both circuits efficient by adjusting connecting terminals of the internal circuits toward the external circuits to the intervals of the input/output buffers of the external circuits.

Furthermore, it is completed by giving metal wiring to the internal circuits, forming the input/output buffers of the external circuits, and connecting the internal circuit terminals and input/output buffers, and the input/output buffers and input/output pads with metal wiring.

[Embodiments]

Hereafter, embodiments of the present invention will be explained according to Figures 1 and 2.

Figure 1 shows what makes input/output buffers into two rows in input/output directions, and arranges input/output pads outside in one row. Here, inside input/output buffers and input/output pads are connected with metal wiring. This wiring is possible by process technology equal to the conventional, whose some specifications are changed, similarly to wiring from the input/output terminals of the internal circuits to the outside input/output buffers.

Here, the specification change is performed so as to achieve wiring between the input/output terminals of the internal circuits and the input/output buffers, and between the input/output buffers and input/output pads simultaneously by arranging the foundation of the input/output buffers in the external circuits in two rows in input/output directions.

Figure 2 shows structure of making the input/output buffers into

two rows in input/output directions, and similarly making the input/output pads into two rows. That is, it is arranged into two rows of pairs of an input/output buffer and a bonding pad. Also in this case, it is possible to use process technology which is the same as the upper example, and bonding wires used for connection from the inside input/output pads to the substrate are passed over the outer one row.

In addition, it is also possible to apply further two rows on a grindstone and to make the input/output buffers into three or more multiple structure in the input/output directions.

[Advantages of the Invention]

When applying the present invention as described above, it is possible to highly integrate an LSI having many input/output terminals in comparison with a logic scale, for example, a logic LSI for data transfer, and to miniaturize chip size greatly.

In addition, since it is possible to reduce free areas and to compress wiring in the internal circuits, delay of a signal accompanying wire length of each net is relaxed, and hence, it is also possible simultaneously to achieve acceleration.

4. Brief Description of the Drawings:

Figure 1 is a structural diagram of an embodiment of the present invention; and

Figure 2 is a structural diagram of another embodiment.

- 1 ... Input/output buffers,
- 2 ... Input/output pads,
- 3 ... Metal wiring,
- 4 ... Internal areas,

5 ... External areas.

Figure 1

- 1 Input/output buffer
- 2 Input/output pad
- 3 Metal wiring
- 4 Internal area
- 5 External area